



(19)

Europäisches Patentamt
European Patent Office
Office européen des brevets



(11)

EP 0 601 768 B1

(12)

EUROPEAN PATENT SPECIFICATION

(45) Date of publication and mention
of the grant of the patent:
20.02.2002 Bulletin 2002/08

(51) Int Cl.7: H04L 12/26

(21) Application number: 93309545.7

(22) Date of filing: 30.11.1993

(54) Bus monitor circuit for switching system and method of monitoring

Schaltung und Verfahren für Busüberwachung in einer Vermittlungsanordnung

Circuit et méthode de surveillance de bus pour système de communication

(84) Designated Contracting States:
DE FR GB

(30) Priority: 30.11.1992 JP 31957292

(43) Date of publication of application:
15.06.1994 Bulletin 1994/24

(73) Proprietor: NEC CORPORATION
Tokyo (JP)

(72) Inventor: Ojima, Sawako
Minato-ku, Tokyo (JP)

(74) Representative: Cozens, Paul Dennis et al
Mathys & Squire 100 Grays Inn Road
London WC1X 8AL (GB)

(56) References cited:

- IBM TECHNICAL DISCLOSURE BULLETIN,
vol.34, no.2, July 1991, NEW YORK US pages 98
- 99, XP210584 'HIGH-SPEED NETWORK
ADAPTER ERROR TRACE MECHANISM'
- HEWLETT-PACKARD JOURNAL, vol.43, no.5,
October 1992, PALO ALTO US pages 34 - 40,
XP349772 R.J.PRUFER 'NETWORK ADVISOR
PROTOCOL ANALYSIS: DECODES'

EP 0 601 768 B1

Note: Within nine months from the publication of the mention of the grant of the European patent, any person may give notice to the European Patent Office of opposition to the European patent granted. Notice of opposition shall be filed in a written reasoned statement. It shall not be deemed to have been filed until the opposition fee has been paid. (Art. 99(1) European Patent Convention).

Description

[0001] The present invention relates generally to a bus monitor circuit for a switching system, and to a method of monitoring a packet on the data bus of a switching system. The invention also relates to a switching system including the bus monitor circuit, and more specifically to a maintenance system for keeping error records of a switching system.

[0002] In conventional switching systems, functional modules are interconnected by a data bus and packets are transported between the modules over the data bus. When an abnormal condition occurs in the system, a logic analyzer is brought into the system and hand-wired to the data bus for monitoring the packets transported along the bus. However, the use of the logic analyzer requires a special team of experts. Additionally, the logic analyzer is not provided with a sufficient amount of memory for storing records to be analyzed to allow identification of the fault.

[0003] IBM Technical Disclosure Bulletin, Vol. 34, No. 2, July 1991, New York, USA, XP210584, 'High-Speed Network Adapter Error Trace Mechanism', describes a method and hardware for finding causes of data link framing errors when data is received over a high-speed link. A T1 communications adapter, consisting of two digital signal processors using common memory and protocol assist logic, is utilized. Incoming T1 bytes are stored raw in a circular trace buffer, and are also stored in a host buffer after being processed by protocol assist hardware. Both buffers are frozen after an error condition is detected, and a RAM dump is initiated.

[0004] R.J. Prufer, 'Network Advisor Protocol Analysis:

Decodes', in Hewlett-Packard Journal, Vol. 43, No. 5, October 1992, Palo Alto, USA, pages 34-40, XP349772 describes a protocol analyzer which uses the receive time of a packet in an internet protocol context.

[0005] The present invention therefore seeks to provide a bus monitor circuit for monitoring packets on the data bus of a switching system and keeping error records for maintenance purposes.

[0006] According to the present invention, there is provided a bus monitor circuit for a switching system comprising a plurality of circuit modules, a switching network module, a control module for controlling said circuit modules and said switching module, and a data bus interconnecting said circuit modules, said switching network module and said control module for transporting a packet between the interconnected modules, the bus monitor circuit comprising:

time-keeping-means for generating time-of-day data;
means connected to said data bus for receiving a copy of the packet therefrom;
means for determining whether the received copy of said packet contains an error, and producing an

error detect signal and an error check result if the copy of the packet is determined as having an error; a memory having a plurality of storage locations for storing the copy of the packet, the error check result and the time-of-day data into one of the storage locations in response to said error detect signal; and a maintenance station for reading stored contents of said memory.

[0007] The invention also provides a method of monitoring a packet on the data bus of a switching system, said switching system comprising a plurality of circuit modules, a switching network module, a control module for controlling said circuit modules and said switching module, and a data bus interconnecting said circuit modules, said switching network module and said control module for transporting a packet between the interconnected modules, the method comprising:

generating time-of-day data;
receiving a copy of the packet from the data bus;
determining whether the received copy of said packet contains an error, and producing an error detect signal and an error check result if the copy of the packet is determined as having an error;
storing in memory the copy of the packet, the error check result and the time-of-day data in response to said error detect signal; and
reading stored contents of said memory.

[0008] The present invention will be described in further detail, by way of example, with reference to the accompanying drawings, in which:

Figure 1 shows in block form a switching system embodying a bus monitor of the present invention; and,
Figure 2 shows the structure of signals transported on the data bus of Figure 1.

[0009] Referring now to Figure 1, there is shown a switching system according to a preferred embodiment of the present invention. The switching system, inter-office trunks or transmission lines are terminated at a trunk circuit module 11 which controls the inter-office trunks in response to a command signal from a control module 10. Subscriber lines are terminated at a line circuit module 12 which controls the subscriber lines in response to a command signal from the control module 10. Both of circuit modules 11 and 12 are connected to a data bus 13 to transfer data and speech signals to a switching network module 14 where these signals are switched between lines and trunks by way of the data bus under control of the control module 10 in a manner known in the art. The control module 10 further provides an overall control of the system including maintenance and administrative tasks of the system. As shown in Figure 2, the signal transported on the data bus 13 com-

prises a data signal 30 and a delimiter 31 which indicates the effective area of the data signal. The data signal is transmitted in packet format which begins with a destination address field (DA) followed by a source address field (SA), a data length field (LEN), a data field (DATA) and a frame check sequence field (FCS) for detecting error bits.

[0010] According to the preferred embodiment of the present invention, a bus monitor 15 is provided which comprises a bus interface 16 connected to the data bus 13 for receiving every packet transported on the data bus using a delimiter 31 as a gate pulse and supplying the DA, SA, LEN and DATA fields of a copy of the received packet to a register 19 and the FCS field of the packet to a known FCS check circuit 18 as illustrated. A calendar and time-of-day clock source 17 is provided for generating date and time-of-day data. If an error is detected as a result of an FCS check, the FCS check circuit 18 produces an error detect signal and applies it to the register 19 as an enable pulse to store the DA, SA, LEN and DATA fields of the copy of the packet to corresponding storage areas of register 19 and the result of the FCS check into a result area "R" of the register. At the same time, the date and time-of-day data are supplied to a "DATE & TIME" area of the register.

[0011] When register 19 is filled, all the stored error-containing data are transferred from the register to a memory 20 as a first error record. When a subsequent packet is received from the data bus, a similar process is repeated and stored into the memory 20 with an FCS check result and date and time-of-day data as a second error record if the subsequent packet is determined as containing an error. If no error is detected by the FCS check circuit 18, no record is stored in memory 20. As the process continues, the memory 20 will be filled with a plurality of error records as system diagnostic data.

[0012] At an appropriate time, all the stored error records are read from the memory 20 by way of an interface 21 into a maintenance station or video display terminal 22 to provide a display of a list of error records on a video screen. The displayed error records may be analyzed by maintenance personnel to locate the source of the trouble.

[0013] In summary, the preferred embodiment of switching system according to the present invention includes a data bus which interconnects circuit modules, a switching network module and a control module for transporting packets between the interconnected modules. A bus interface is connected to the data bus for receiving a copy of every packet on the data bus. An error detector determines whether the received packet contains an error, and produces an error detect signal and an error check result if the received packet is determined as having an error. In response to the error detect signal, the received packet, the error check result and time-of-day data are stored into a register and transferred to one of the storage locations of a memory to keep a list of error records. A maintenance station reads

stored error records from the memory for identifying the source of errors.

[0014] It will be understood that the present invention has been described above purely by way of example, and modifications of detail can be made within the scope of the invention.

Claims

1. A bus monitor circuit (15) for a switching system comprising a plurality of circuit modules (11, 12), a switching network module (14), a control module (10) for controlling said circuit modules and said switching module, and a data bus (13) interconnecting said circuit modules, said switching network module and said control module for transporting a packet between the interconnected modules, the bus monitor circuit (15) comprising:
 - time-keeping means (17) for generating time-of-day data;
 - means (16) connected to said data bus for receiving a copy of the packet therefrom;
 - means (18) for determining whether the received copy of said packet contains an error, and producing an error detect signal and an error check result if the copy of the packet is determined as having an error;
 - a memory (20) having a plurality of storage locations for storing the copy of the packet, the error check result and the time-of-day data into one of the storage locations in response to said error detect signal; and
 - a maintenance station (22) for reading stored contents of said memory.
2. A bus monitor circuit according to claim 1, wherein
 - the receiving means (16) is adapted to receive a copy of a subsequent packet from the data bus;
 - the determining means (18) is adapted to determine whether the received copy of said subsequent packet contains an error, and producing a further error detect signal and a further error check result if the copy of the subsequent packet is determined as having an error; and
 - the memory (20) is adapted to store the copy of the subsequent packet, the further error check result and further time-of-day data into one of the storage locations in response to said further error detect signal.
3. A bus monitor circuit as claimed in claim 1 or claim 2, wherein said packet comprises a destination address, a source address, a data field and a frame check sequence FCS, and wherein

the means (16) connected to said data bus for receiving a copy of the packet therefrom comprises an interface; and

the determining means (18) includes an FCS check means for receiving the frame check sequence of the copy of said packet and determining whether the packet contains an error, and producing an error detect signal and an error check result if said packet is determined as having an error; and

wherein the bus monitor circuit includes register means for storing the destination address, the source address and the data field of the copy of the packet, said error check result and the time-of-day data to produce an error record

4. A bus monitor circuit as claimed in any preceding claim, wherein the time-keeping means (17) further generates a calendar date signal which is stored into said storage location of the memory (20) in response to said error detect signal.

5. A method of monitoring a packet on a data bus (13) of a switching system, said switching system comprising a plurality of circuit modules (11,12), a switching network module (14), a control module (10) for controlling said circuit modules and said switching module, and a data bus (13) interconnecting said circuit modules, said switching network module and said control module for transporting a packet between the interconnected modules, the method comprising:

generating time-of-day data;
receiving a copy of the packet from the data bus (13);

determining whether the received copy of said packet contains an error, and producing an error detect signal and an error check result if the copy of the packet is determined as having an error;

storing in memory (20) the copy of the packet, the error check result and the time-of-day data in response to said error detect signal; and
reading stored contents of said memory.

6. A method according to claim 5, wherein said packet comprises a destination address, a source address, a data field and a frame check sequence, the method comprising:

receiving the frame check sequence of the copy of said packet;

storing in a register means the destination address, the source address and the data field of the copy of the packet together with said error check result and the time-of-day data to produce an error record; and

storing in the memory said error record in response to said error detect signal.

5 Patentansprüche

1. Busüberwachungsschaltung (15) für ein Vermittlungssystem, das eine Mehrzahl von Schaltungsmodulen (11, 12), einen Vermittlungsnetzwerkmodul (14), einen Steuermodul (10) zum Steuern der Schaltungsmodule und des Vermittlungsmoduls und einen Datenbus (13) aufweist, um die Schaltungsmodule, den Vermittlungsnetzwerkmodul und den Steuermodul miteinander zu verbinden, um ein Paket zwischen den miteinander verbundenen Modulen zu transportieren, welche Busüberwachungsschaltung (15) aufweist:

Zeitkontrollmittel (17) zum Erzeugen von Tageszeitdaten;

Mittel (16), die mit dem Datenbus verbunden sind, um eine Kopie des Pakets von demselben zu empfangen;

Mittel (18) zum Bestimmen, ob die empfangene Kopie des Pakets einen Fehler enthält, und zum Erzeugen eines Fehlerdetektionssignals und eines Fehlerüberprüfungsergebnisses, wenn festgestellt wird, daß die Kopie des Pakets einen Fehler aufweist;

einen Speicher (20) mit einer Mehrzahl von Speicherstellen zum Speichern der Kopie des Pakets, des Fehlerüberprüfungsergebnisses und der Tageszeitdaten in eine der Speicherstellen als Reaktion auf das Fehlerdetektionsignal; und

eine Wartungsstation (22) zum Auslesen des gespeicherten Inhalts des Speichers.

2. Busüberwachungsschaltung nach Anspruch 1, bei der

die Empfangsmittel (16) dazu ausgebildet sind, eine Kopie eines nachfolgenden Pakets vom Datenbus zu empfangen;

die Bestimmungsmittel (18) dazu ausgebildet sind, zu bestimmen, ob die empfangene Kopie des nachfolgenden Paketes einen Fehler enthält, und zum Erzeugen eines weiteren Fehlerdetektionssignals und eines weiteren Fehlerüberprüfungsergebnisses, wenn festgestellt wird, daß die Kopie des nachfolgenden Pakets einen Fehler aufweist; und

der Speicher (20), dazu ausgebildet ist, die Kopie des nachfolgenden Pakets, das weitere Fehlerüberprüfungsergebnis und weitere Tageszeitdaten in eine der Speicherstellen als Reaktion auf das weitere Fehlerdetektionssignal zu speichern.

5

3. Busüberwachungsschaltung nach Anspruch 1 oder 2, bei der das Paket eine Bestimmungsadresse, eine Quellenadresse, ein Datenfeld und eine Datenblocküberprüfungssequenz FCS aufweist, und wobei

10

die Mittel (16), die mit dem Datenbus zum Empfangen einer Kopie des Pakets von demselben verbunden sind, eine Schnittstelle aufweisen; und

15

die Bestimmungsmittel (18), FCS-Überprüfungsmitte zum Empfangen der Datenblocküberprüfungssequenz der Kopie des Pakets und zum Bestimmen einschließen, ob das Paket einen Fehler enthält, und ein Fehlerdetektionssignal und ein Fehlerüberprüfungsergebnis erzeugen, wenn festgestellt wird, daß das Paket einen Fehler enthält; und

20

wobei die Busüberwachungsschaltung Registermittel zum Speichern der Bestimmungsadresse, der Quellenadresse und des Datenfelds der Kopie des Pakets, des Fehlerüberprüfungsergebnisses und der Tageszeitdaten einschließt, um einen Fehlerbericht zu erzeugen.

25

4. Busüberwachungsschaltung nach einem vorangehenden Anspruch, bei dem die Zeitkontrollmittel (17) weiter ein Kalenderdatumssignal erzeugen, das in die Speicherstelle des Speichers (20) als Reaktion auf das Fehlerdetektionssignal gespeichert wird.

30

5. Verfahren zum Überwachen eines Pakets auf einem Datenbus (13) eines Vermittlungssystems, welches Vermittlungssystem eine Mehrzahl von Schaltungsmodulen (11, 12), einen Vermittlungsnetzwerkmodul (14), einen Steuermodul (10) zum Steuern der Schaltungsmodule und des Vermittlungsmoduls und einen Datenbus (13) aufweist, das die Schaltungsmodule, den Vermittlungsnetzwerkmodul und den Steuermodul zum Transportieren eines Pakets zwischen den miteinander verbundenen Modulen aufweist, welches Verfahren es aufweist:

35

Tageszeitdaten zu erzeugen;

40

eine Kopie des Pakets vom Datenbus (13) zu empfangen;

45

zu bestimmen, ob die empfangene Kopie des Pakets einen Fehler enthält und zum Erzeugen eines Fehlerdetektionssignals und eines Fehlerüberprüfungsergebnisses, wenn herausgefunden wird, daß die Kopie des Pakets einen Fehler aufweist;

50

im Speicher (20) die Kopie des Pakets, das Fehlerüberprüfungsergebnis und die Tageszeitdaten als Reaktion auf das Fehlerdetektionssignal zu speichern; und

55

den gespeicherten Inhalt des Speichers auszulesen.

6. Verfahren nach Anspruch 5, bei dem das Paket eine Bestimmungsadresse, eine Quellenadresse, ein Datenfeld und eine Datenblocküberprüfungssequenz aufweist, welches Verfahren es aufweist:

die Datenblocküberprüfungssequenz der Kopie des Pakets zu empfangen;

in Registermitteln die Bestimmungsadresse, die Quellenadresse und das Datenfeld der Kopie des Pakets zusammen mit dem Fehlerüberprüfungsergebnis und den Tageszeitdaten zu speichern, um einen Fehlerbericht zu erzeugen; und

in dem Speicher den Fehlerbericht als Reaktion auf das Fehlerdetektionssignal zu speichern.

35 **Revendications**

1. Circuit de contrôle de bus (15) destiné à un système de commutation comprenant une pluralité de modules de circuit (11, 12), un module de réseau de commutation (14), un module de commande (10) pour commander lesdits modules de circuit et ledit module de commutation, et un bus de données (13) interconnectant lesdits modules de circuit, ledit module de réseau de commutation et ledit module de commande pour transporter un paquet entre les modules interconnectés, le circuit de contrôle de bus (15) comprenant :

des moyens de maintien d'heure (17) destinés à générer des données d'heure du jour ;

des moyens (16) connectés audit bus de données pour recevoir, de celui-ci, une copie du paquet ;

des moyens (18) destinés à déterminer si la copie reçue dudit paquet contient ou non une erreur, et à produire un signal de détection d'erreur et un résultat de vérification d'erreur si la copie du paquet est considérée comme comportant une erreur ;

une mémoire (20) ayant une pluralité d'emplacement de mémoire pour mémoriser la copie du paquet, le résultat de vérification d'erreur et les données d'heure du jour en un des emplacements de mémoire, en réponse audit signal de détection d'erreur ; et une station de maintenance (22) destinée à lire le contenu mémorisé de ladite mémoire.

2. Circuit de contrôle de bus selon la revendication 1, dans lequel les moyens de réception (16) sont conçus pour recevoir une copie d'un paquet suivant en provenance du bus de données ; les moyens de détermination (18) sont conçus pour déterminer si la copie reçue dudit paquet suivant contient ou non une erreur, et pour produire un autre signal de détection d'erreur et un autre résultat de vérification d'erreur si la copie du paquet suivant est déterminée comme comportant une erreur ; et la mémoire (20) est conçue pour mémoriser la copie du paquet suivant, l'autre résultat de vérification d'erreur et les autres données d'heure du jour en un des emplacements de mémoire, en réponse audit autre signal de détection d'erreur.

3. Circuit de contrôle de bus selon la revendication 1 ou 2, dans lequel ledit paquet comprend une adresse de destination, une adresse de source, un champ de données et une séquence de vérification de trame FCS, et dans lequel les moyens (16) connectés audit bus de données pour recevoir, de celui-ci, une copie du paquet comprennent une interface ; et les moyens de détermination (18) incluent des moyens de vérification FCS destinés à recevoir la séquence de vérification de trame de la copie dudit paquet et à déterminer si le paquet contient ou non une erreur, et à produire un signal de détection d'erreur et un résultat de vérification d'erreur si ledit paquet est déterminé comme comportant une erreur ; et dans lequel le circuit de contrôle de bus inclut des moyens à registre destinés à mémoriser l'adresse de destination, l'adresse de source et le champ de données de la copie du paquet, ledit résultat de vérification d'erreur et les données d'heure du jour afin de produire un enregistrement d'erreur.

4. Circuit de contrôle de bus selon l'une quelconque des revendications précédentes, dans lequel les moyens de maintien d'heure (17) génèrent, en outre, un signal de date de calendrier qui est mé- morisé dans ledit emplacement de mémoire de la mémoire (20), en réponse audit signal de détection d'erreur.

5. Procédé de contrôle d'un paquet sur un bus de données (13) d'un système de commutation, ledit système de commutation comprenant une pluralité de modules de circuit (11, 12), un module de réseau de commutation (14), un module de commande (10) pour commander lesdits modules de circuit et ledit module de commutation, et un bus de données (13) interconnectant lesdits modules de circuit, ledit module de réseau de commutation et ledit module de commande pour transporter un paquet entre les modules interconnectés, le procédé comprenant les étapes:

générer des données d'heure du jour ; recevoir une copie du paquet en provenance du bus de données (13) ; déterminer si la copie reçue dudit paquet contient ou non une erreur, et produire un signal de détection d'erreur et un résultat de vérification d'erreur si la copie du paquet est déterminée comme comportant une erreur ; stocker en mémoire (20) de la copie du paquet, le résultat de vérification d'erreur et les données d'heure du jour en réponse audit signal de détection d'erreur ; et lire le contenu mémorisé de ladite mémoire.

6. Procédé selon la revendication 5, dans lequel ledit paquet comprend une adresse de destination, une adresse de source, un champ de données et une séquence de vérification de trame, le procédé comprenant les étapes:

recevoir la séquence de vérification de trame de la copie dudit paquet ; mémoriser, dans des moyens à registre, l'adresse de destination, de l'adresse de source et le champ de données de la copie du paquet conjointement avec ledit résultat de vérification d'erreur et les données d'heure du jour afin de produire un enregistrement d'erreurs ; et mémoriser, dans la mémoire, ledit enregistrement d'erreur, en réponse audit signal de détection d'erreur.

FIG. 1




FIG. 2

